La industria de semiconductores sumó una nueva referencia tecnológica con la introducción de una tecnología de chip sub–1 nanómetro (nm) que incorpora una arquitectura de transistor en el nodo de 0,7 nm, también denominado 7 angstroms. El desarrollo se inscribe en un contexto en el que el escalado tradicional enfrenta límites físicos, a medida que las características de los chips se aproximan a dimensiones atómicas.
El chip sub–1 nm integra casi 100 mil millones de transistores en un dispositivo del tamaño de una uña. Esa densidad equivale a casi el doble de la registrada en el chip de 2 nm presentado por IBM en 2021. En los resultados técnicos publicados, la compañía proyectó que la nueva tecnología podría ofrecer hasta 50% más de rendimiento o 70% más de eficiencia energética que sus chips de 2 nm, con aplicaciones previstas en IA generativa, infraestructura de nube y dispositivos electrónicos de próxima generación.
“Con nuestra nueva arquitectura nanostack, no solo estamos creando transistores más pequeños”, dijo Jay Gambetta, director de IBM Research e IBM Fellow. “Estamos reinventando la forma en que se diseñan y construyen los chips”, agregó el directivo.
El núcleo del avance es *nanostack*, una arquitectura de transistor completamente nueva definida como el primer diseño tridimensional basado en *nanosheets* conocido en la industria. El esquema apila y escalona transistores en forma vertical mediante integración secuencial 3D, con el objetivo de alojar un mayor número de transistores por chip. El diseño también abre la posibilidad de utilizar combinaciones diferentes de materiales en cada capa apilada, para optimizar de manera independiente el rendimiento y la eficiencia energética de cada transistor.
La validación experimental de la arquitectura incluyó unión dieléctrica ultradelgada en integración CMOS, la demostración de capacidad de ingeniería de doble canal y la operación funcional de inversores CMOS con el rendimiento de conmutación esperado. En investigaciones presentadas en VLSI 2026, los investigadores también mostraron que la arquitectura ofrece un escalado del 40% en SRAM, un tipo de memoria utilizado en procesadores, lo que apunta a sostener demandas de datos de alto ancho de banda asociadas a cargas de trabajo avanzadas de IA.
El trabajo se realiza en una instalación de investigación en semiconductores en Albany, Nueva York, que incorporará una herramienta de litografía ultravioleta extrema de alta apertura numérica (High NA EUV), desarrollada por ASML. En ese marco, IBM trabaja con Lam Research Corp., Tokyo Electron (TEL) y SCREEN Semiconductor Solutions, Ltd. en procesos y herramientas de High NA EUV que ya dieron lugar a dispositivos funcionales.
Con expectativa de adopción inicial de *nanostack* en el nodo sub–1 nm, IBM prevé una entrada en producción en un plazo de hasta cinco años.
